and is not a part of the Official Record

## BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

### BLACK BORDERS

- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number.

08222808 A

(43) Date of publication of application: 30 . 08 . 96

(51) Int. CI

#### H01S 3/18 H01L 33/00

(21) Application number: 07026369

(22) Date of filing: 15 . 02 . 95

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(72) Inventor:


YAMAMOTO AKISUKE HIRONAKA MISAO


#### (54) MANUFACTURE OF SEMICONDUCTOR LIGHT-EMITTING DEVICE


#### (57) Abstract:


PURPOSE: To obtain a manufacture of a semiconductor light-emitting device which can prevent a material of a current block layer from sticking on the surface of a mask for selective growth of the current block layer.

CONSTITUTION: A stripe-shaped SiON film 10 of a thickness 50nm or less is formed on a P-type GaAs cap layer 5. With this film used as a mask, the cap layer 5 and an upper clad layer 4 are etched to a prescribed depth so as to form an optical waveguide, and an N-type GaAs current block layer 6 is made to grow selectively, with the SiON film used as the mask, in an etched-off part. After this mask is removed, a contact layer 7 is made to grow. Accordingly, a growth fault of the P-type GaAs contact layer can be suppressed, and since generation of a dark line due to a stress between the mask for the selective growth of the current block layer and the P-type GaAs cap layer is suppressed, lowering of a light output to be caused thereby can be prevented.









(19) 日本国特許庁 (JP)

#### (12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-222808

(43)公開日 平成8年(1996)8月30日

GIVING CO

製別配号 广内整理番号

HOTS 3/18

技術表示簡所

H01S 3/18 H01L 33/00

HO15 3/18

審査請求 未請求 請求項の数10 OL (全 15 頁)

(21)出願番号

特願平7-26369

(22)出願日

平成7年(1995)2月15日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72) 発明者 山本 陽祐

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社北伊丹製作所内

(72) 発明者 広中 美佐夫

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社北伊丹製作所内

(74)代理人 弁理士 早瀬 憲一


#### (54) 【発明の名称】 半導体発光装置の製造方法

#### (57)【要約】

【目的】 電流ブロック層の選択成長マスク表面での電流プロック層材料の付着を防止し、ダークライン発生を抑制できる半導体発光装置の製造方法を提供する。

【構成】 p型GaAsキャップ層5上に厚さ50nm以下のストライプ状のSiON膜10を形成し、この膜をマスクとしてキャップ層5と上クラッド層4を所定の深さまでエッチングして、光導波路を形成し、上記エッチングにより除去された部分に、上記SiON膜をマスクとして、n型GaAs電流ブロック層6を選択成長させ、このマスク除去後に、コンタクト層7を成長させる。

【効果】 p型GaAsコンタクト層の成長不良を抑制でき、また電流ブロック層の選択成長マスクとp型GaAsギャップ層の間の応力に起因するダークラインの発生が抑制されるため、これによる光出力の低下を防止することができる。



#### 【特許請求の範囲】

置の製造方法。

【請求項1】 半導体層表面のストライプ状の領域に厚 一、度として形成する工程と、 する半導体発光装置の製造方法。 する半導体発光装置の製造方法。 する

上記SiON膜をマスクとして上記半導体層を所定の深 ーさまでエッチングして、上記SiON膜の下に残された。 等体発光装置の製造方法において、 上記半導体層からなる光導波路を形成する工程と、 上記第1の温度は、500℃以上であることを特徴とす 上記エッチングにより除去された上記半導体層の部分 に、上記SiON膜をマスクとして、電流ブロック層と なる第2の半導体層を成長温度を第2の温度として選択 成長させる工程とを含むことを特徴とする半導体発光装

【請求項2】 請求項1に記載の半導体発光装置の製造 方法において、

上記電流プロック層を選択成長させる工程の後、上記S iON膜をエッチング除去し、さらに上記光導波路上及 び上記電流ブロック層上の全面にコンタクト層を成長さ せる工程を含むことを特徴とする半導体発光装置の製造 方法。

【請求項3】 請求項1または2に記載の半導体発光装 置の製造方法において、

上記電流ブロック層は、GaAsからなることを特徴と する半導体発光装置の製造方法。

【請求項4】 請求項1ないし3のいずれかに記載の半 導体発光装置の製造方法において、

上記第1の温度は、500℃以上であることを特徴とす る半導体発光装置の製造方法。

【請求項5】 請求項1ないし3のいずれかに記載の半 導体発光装置の製造方法において、

上記第1の温度と上記第2の温度との温度差の絶対値が 4-0.0 ℃以下であることを特徴とする半導体発光装置の 製造方法。

【請求項6】 半導体層表面のストライプ状の領域に厚 さ50nm以下のSiN膜をその成膜温度を第1の温度 として形成する工程と、

上記SiN膜をマスクとして上記半導体層を所定の深さ までエッチングして、上記ŚiN膜の下に残された上記 半導体層からなる光導波路を形成する工程と、

上記エッチングにより除去された上記半導体層の部分 に、上記SiN膜をマスクとして、電流ブロック層とな る第2の半導体層を成長温度を第2の温度として選択成 長させる工程とを含むことを特徴とする半導体発光装置 の製造方法。

【請求項7】 請求項6に記載の半導体発光装置の製造 方法において、

上記電流ブロック層を選択成長させる工程の後、上記S iN膜をエッチング除去し、さらに上記光導波路上及び 上記電流ブロック層上の全面にコンタクト層を成長させ る工程を含むことを特徴とする半導体発光装置の製造方

【請求項8】 請求項.6または7に記載の半導体発光装 置の製造方法において、

【請求項9】 =請求項6ないも多のいずれかに記載の半

る半導体発光装置の製造方法。

【請求項10】 請求項6ないし8のいずれかに記載の 半導体発光装置の製造方法において、

上記第1の温度と上記第2の温度との温度差の絶対値が 100℃以下であることを特徴とする半導体発光装置の 製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体発光装置の製 造方法に関し、特に、光導波路の両脇<u>に電流プロック</u>層 を選択成長させる半導体レーザ装置の製造方法に関する ものである。

[0002]

【従来の技術】図7は、従来の半導体レーザ装置の製造 方法の断面図である。この従来の製造方法においては、 ます、図7(a) に示すように、n型GaAs基板1上に n型Alo.4 Gao.6 As下クラッド層2, Alo.1 G ang As活性層3, p型A10.4 Ga0.6 As上クラ ッド層4, p型GaAsキャップ層5を順にエピタキシ ャル成長させた後、p型GaAsキャップ層5表面にS iO2 膜を成膜し、この膜をストライプ状の領域にのみ 残すように、この領域以外の領域のSiО2 膜をエッチ ングして、除去する。次に、この残されたSi〇2 膜7 0をマスクとして、上記p型GaAsキャップ層5及び p型AlGaAs上クラッド層4の一部をエッチング除 去して、図7(b) に示すような、SiO2 膜下の光導波 路となる部分を残す。さらに、図7(c)に示すように、 エッチングされた部分を埋め込むように、n型GaAs 電流プロック層6を選択成長させる。次に、SiO2 膜 70を除去した後、図7(d) に示すように、全面にp型 GaAsコンタクト層7を成長させ、さらに、n型Ga As基板1の裏面にn型層側電極101、p型GaAs コンタクト層7の表面にp型層側電極102を形成す る。このようにして作製された半導体レーザ装置の上記 両電極間に順方向パイアス電圧を印加して、これにより 流れる電流をレーザのしきい電流以上となるようにする とレーザ発振が起きる。この際、電流ブロック層によ り、この半導体レーザ装置を流れる電流は、上記の光導 波路領域に集中する。このため、この領域の活性層に効 率的に電子と正孔が注入されて、これらが再結合するこ とにより光導波路領域の活性層においてレーザ発振が起 きるのである。上記と同様な半導体レーザ装置の製造方 法は、S.Yamashita et al.,"High-Power 780nm AlGaAs

Quantum-Well Lasers and Their Reliable Operation," IEEE Journal of Quantum Electronics, vol.27, pp.1 544-1549, June 1991 にも示されている。

#### [0003]: 844

【発明が解決しようとする課題】上記のように従来の半 -**導体レーザ装置の製造方法においては、電流プロック層** 6の選択成長マスクが酸素を多量に含むSiO2 膜であ るため、電流プロック層6の選択成長時にこのSiO2 膜上に電流プロック層6の構成材料であるGaAsが部 分的に付着する場合がある。一般にSiO2 膜の除去に 用いちれるエッチングにおいては、GaAsはエッチン グされない。例えば、SiO2 のエッチングによく用い られるフッ酸系のエッチング液にはSiO2 は溶解する が、GaAsは溶解しない。このため、SiO2 膜をエ ッチングする際、SiO2 膜上に付着したGaAs直下 のSiO2 膜が除去されずにp型GaAsキャップ層5 の表面に残り、これがこのキャップ層 5 上に形成される コンタクト層7の成長不良の原因となっていた。このよ うなコンタクト層7の成長不良が起きると、コンタクト 曆7の電気抵抗が増加し、光出力が低下する。

【0004】また、電流プロック層選択成長過程及び成長後の冷却過程において、SiO2膜70とp型GaAsキャップ層5の間の世ん断応力等により転位が半導体層内に導入され、光導波路領域の活性層3を貫く。このようなレーザ装置を動作させると転位が活性層3内で増殖し、この転位の近傍では、電子と正孔の再結合が非発光性の再結合となる。このような、転位近傍の非発光領域はダークラインと呼ばれている。このダークラインの発生により、レーザ装置の光出力が低下する。

【0005】この発明は上記の問題に鑑みなされたものであり、電流ブロック層選択成長時の選択成長マスク表面における電流ブロック層材料の付着を防止するとともに、活性層に対する転位の導入を抑制することができる半導体発光装置の製造方法を提供することを目的とするものである。

#### [0006]

【課題を解決するための手段】この発明(請求項1)に係る半導体発光装置の製造方法は、半導体層表面のストライプ状の領域に厚さ50nm以下のSiON膜をその成膜温度を第1の温度として形成する工程と、上記SiON膜をマスクとして上記半導体層を所定の深さまでエッチングして、上記SiON膜の下に残された上記半導体層からなる光導波路を形成する工程と、上記エッチングにより除去された上記半導体層の部分に、上記SiON膜をマスクとして、電流プロック層となる第2の半導体層を成長温度を第2の温度として選択成長させる工程とを含むものである。

【0007】この発明(請求項2)に係る半導体発光装置の製造方法は、上記の半導体発光装置の製造方法(請求項1)において、上記電流ブロック層を選択成長させ

る工程の後、上記SiON膜をエッチンク除去し、さら に上記光導波路上及び上記電流プロック層上の全面にコ シンタクト層を成長させる工程を含むものである。

【0008】この発明(請求項3)に係る半導体発光装置の製造方法は、上記の半導体発光装置の製造方法(請求項1または2)において、上記電流プロック層が、GaAsからなるものである。

【0009】この発明(請求項4)に係る半導体発光装置の製造方法は、上記の半導体発光装置の製造方法(請求項1ないし3のいずれか)において、上記第1の温度が、500℃以上であるものである。

【0010】この発明(請求項5)に係る半導体発光装置の製造方法は、上記の半導体発光装置の製造方法(請求項1ないし3のいずれか)において、上記第1の温度と上記第2の温度との温度差の絶対値が100℃以下であるものである。

【0011】この発明(請求項6)に係る半導体発光装置の製造方法は、半導体層表面のストライプ状の領域に厚さ50nm以下のSiN膜をその成膜温度を第1の温度として形成する工程と、上記SiN膜をマスクとして上記半導体層を所定の深さまでエッチングして、上記SiN膜の下に残された上記半導体層からなる光導波路を形成する工程と、上記エッチングにより除去された上記半導体層の部分に、上記SiN膜をマスクとして、電流プロック層となる第2の半導体層を成長温度を第2の温度として選択成長させる工程とを含むものである。

【0012】この発明(請求項7)に係る半導体発光装置の製造方法は、上記の半導体発光装置の製造方法(請求項6)において、上記電流ブロック層を選択成長させる工程の後、上記SiN膜をエッチング除去し、さらに上記光導波路上及び上記電流ブロック層上の全面にコンタクト層を成長させる工程を含むものである。

【0013】この発明(請求項8)に係る半導体発光装置の製造方法は、上記の半導体発光装置の製造方法(請求項6または7)において、上記電流ブロック層が、GaAsからなるものである。

【0014】この発明(請求項9)に係る半導体発光装置の製造方法は、上記の半導体発光装置の製造方法(請求項6ないし8のいずれか)において、上記第1の温度が、500℃以上であるものである。

【0015】この発明(請求項10)に係る半導体発光 装置の製造方法は、上記の半導体発光装置の製造方法 (請求項6ないし8のいずれか)において、上記第1の 温度と上記第2の温度との温度差の絶対値が100℃以

#### [0016]

下であるものである。

【作用】この発明(請求項1)に係る半導体発光装置の 製造方法では、半導体層表面のストライブ状の領域に厚 さ50nm以下のSiON膜をその成膜温度を第1の温 度として形成する工程と、上記SiON膜をマスクとし

て上記半導体層を所定の深さまでエッテングして、上記 SiON膜の下に残された上記半導体層からなる光導波 - 路を形成する工程と、上記エッチングにより除去された。 上記半導体層の部分に、上記SiON膜をマスクとし、 - て、電流プロック層となる第2の半導体層を成長温度を 第2の温度とじて選択成長さ至る工程とを含み、電流ブ ロック層の選択成長マスクが従来のSiO2 より酸素の 含有比率の低いSiONからなるものとなるため、この SiON膜表面における電流ブロック層材料の付着を抑、 制することができ、電流プロック層成長後にSiON膜 を除去する際に、付着した電流ブロック層材料直下のS iON膜が残ることを防止できる。このため、SiON 膜除去後に上記光導波路上に成長させるコンタクト層の 成長不良を抑制でき、また導波路上に直接電極を形成す る場合であっても、この電極と導波路上面との接触不良 を防止できる。従って、コンタクト層の成長不良、また は上記電極と導波路上面との接触不良による光出力の低 下を防止することができる。また、電流ブロック層の選 択成長マスクであるSiON膜の膜厚が50mm以下と 薄いため、電流ブロック層選択成長時の熱履歴によって 選択成長マスクと光導波路の上部を構成する半導体層と の間に発生するせん断応力等の応力が緩和され、この応 力に起因する転位が光導波路を構成する半導体層に導入 されるのを防止することができる。従って、この転位に よる活性層内のダークラインの発生が抑制され、これに よる光出力の低下を防止することができる。

【0017】この発明(請求項2)に係る半導体発光装 置の製造方法では、上記の半導体発光装置の製造方法 (請求項1) において、上記電流プロック層を選択成長 させる工程の後、上記SiON膜をエッチング除去し、 さらに上記光導波路上及び上記電流ブロック層上の全面 にコンタクト層を成長させる工程を含み、電流プロック 層の選択成長マスクが従来のSiO2 より酸素の含有比 率の低いSiONからなるものとなるため、このSiO N膜表面における電流プロック層材料の付着を抑制する ことができ、電流ブロック層成長後にSiON膜をエッ チング除去する際に、付着した電流ブロック層材料直下 のSiON膜が残ることを防止できる。このため、Si ON膜除去後に上記光導波路上に成長させるコンタクト 層の成長不良を抑制でき、これによる光出力の低下を防 止することができる。また、上記のように電流プロック 層の選択成長マスクであるSiON膜の膜厚が50nm 以下と薄いため、電流ブロック層選択成長時の熱履歴に よって選択成長マスクと光導波路の上部を構成する半導 体層との間に発生するせん断応力等の応力が緩和され、 この応力に起因する転位による活性層内のダークライン の発生が抑制され、これによる光出力の低下を防止する ことができる。

【0018】この発明(請求項3)に係る半導体発光装置の製造方法では、上記の半導体発光装置の製造方法

(請求項1または2)において、上記電流ブロック層 が、GaAsからなるものであり、かつ上記のように電 流ブロック層の選択成長マスクが従来のSiО2 より酸 素の含有比率の低いSiONからなるものであるため、 このSiON膜表面における電流プロック層材料である GaAsの付着を抑制することができ、電流プロック層 成長後にSiON膜を除去する際に、付着したGaAs 直下のSiON膜が残ることを防止できる。このため、 SiON膜除去後に上記光導波路上に成長させるコンタ クト層の成長不良、または導波路上に直接形成される電 極と導波路との接触不良を抑制でき、これによる光出力 の低下を防止することができる。また、上記のように電 流プロック層の選択成長マスクであるSiON膜の膜厚 が50nm以下と薄いため、電流ブロック層選択成長時 の熱履歴によって選択成長マスクと光導波路の上部を構 成する半導体層との間に発生するせん断応力等の応力が 緩和され、この応力に起因する転位による活性層内のダ ークラインの発生が抑制され、これによる光出力の低下 を防止することができる。

【0019】この発明(請求項4)に係る半導体発光装 置の製造方法では、上記の半導体発光装置の製造方法 (請求項1ないし3のいずれか)において、上記第1の 温度が、500℃以上であり、かつ上記のように電流ブ ロック層の選択成長マスクがSiO2 より酸素の含有比 **| 率の低いSiONからなるものであるため、上記のよう** にSiON膜除去後に上記光導波路上に成長させるコン タクト層の成長不良、または導波路上に直接形成される 電極と導波路との接触不良を抑制でき、これによる光出 力の低下を防止することができる。また、電流プロック 層の選択成長マスクであるSiON膜の膜厚が50nm 以下と薄いだけでなく、その成膜温度すなわち上記第1 の温度が500℃以上と光導波路を構成する半導体層の 原子の再配置が起きる温度であるため、電流プロック層 選択成長時に室温から一般的な電流プロック層の成長温 度600~700℃まで昇温しても、光導波路の上部を 構成する半導体層は、既にこのような高温で選択成長マ スクとの間で応力を生じないような上記の原子の再配置 がなされているため、この選択成長において選択成長マ スクと光導波路の上部を構成する半導体層との間に発生 するせん断応力等の応力が緩和される。このため、この 応力に起因する転位が光導波路を構成する半導体層に導 入されるのを防止することができる。従って、この転位 による活性層内のダークラインの発生が抑制され、これ による光出力の低下を防止することができる。

【0020】この発明(請求項5)に係る半導体発光装置の製造方法では、上記の半導体発光装置の製造方法 (請求項1ないし3のいずれか)において、上記第1の 温度と上記第2の温度との温度差の絶対値が100℃以 下であり、かつ上記のように電流ブロック層の選択成長 マスクがSiO2より酸素の含有比率の低いSiONか

ちなるものであるため、上記のようにSiON膜除去後 に上記光導波路上に成長させるコンタクト層の成長不 良、または導波路上に直接形成される電極と導波路との 接触不良を抑制でき、これによる光出力の低下を防止す ることができる。また、電流ブロック層の選択成長マス クであるSiON膜の膜厚が50nm以下と薄いだけで なく、その成膜温度すなわち上記第1の温度と、電流ブ ロック層の成長温度すなわち上記第2の温度が同程度で あるため、光導波路上部の半導体層は選択成長マスク成 膜時に電流ブロック層選択成長時に近い熱履歴を受ける こととなる。このため、電流ブロック層選択成長時に選 択成長マスクと光導波路の上部を構成する半導体層との 間に発生するせん断応力等の応力が緩和され、この応力 に起因する転位が光導波路を構成する半導体層に導入さ れるのを防止することができる。従って、この転位によ る活性層内のダークラインの発生が抑制され、これによ る光出力の低下を防止することができる。

【0021】この発明(請求項6)に係る半導体発光装 置の製造方法では、半導体層表面のストライプ状の領域 に厚さ50nm以下のSiN膜をその成膜温度を第1の 温度として形成する工程と、上記SiN膜をマスクとし て上記半導体層を所定の深さまでエッチングして、上記 SiN膜の下に残された上記半導体層からなる光導波路 を形成する工程と、上記エッチングにより除去された上 記半導体層の部分に、上記SiN膜をマスクとして、電 流プロック層となる第2の半導体層を成長温度を第2の 温度として選択成長させる工程とを含み、電流ブロック 層の選択成長マスクがSiO2及びSiONと異なり、 酸素を含有しないSiNからなるものであるため、従来 の製造方法及び上記の製造方法 (請求項1~5) を用い た場合より、この選択成長マスク表面における電流プロ ック層材料の付着をさらに抑制することができ、電流ブ ロック層成長後にSiN膜を除去する際に、付着した電 流プロック層材料直下のSiN膜が残ることを防止でき る。このため、SiN膜除去後に上記光導波路上に成長 させるコンタクト層の成長不良を抑制でき、また導波路 上に直接電極を形成する場合であっても、この電極と導 波路上面との接触不良を防止できる。従って、コンタク ト層の成長不良、または上記電極と導波路上面との接触 不良による光出力の低下を防止することができる。ま た、電流プロック層の選択成長マスクであるSiN膜の 膜厚が50 nm以下と薄いため、電流ブロック層選択成 長時の熱履歴によって選択成長マスクと光導波路の上部 を構成する半導体層との間に発生するせん断応力等の応 力が緩和され、この応力に起因する転位が光導波路を構 成する半導体層に導入されるのを防止することができ る。従って、この転位による活性層内のダークラインの 発生が抑制され、これによる光出力の低下を防止するこ とができる。

【0022】この発明(請求項7)に係る半導体発光装

置の製造方法では、上記の半導体発光装置の製造方法 (請求項6)において、上記電流ブロック層を選択成長 ----させる工程の後、上記SiN膜をエッチング除去し、さ らに上記光導波路上及び上記電流プロック層上の全面に コンタクト層を成長させる工程を含み、電流ブロック層 「の選択成長マスクがSiO2 及びSiONと異なり、酸 素を含まないSiNからなるものであるため、このSi・ N膜表面における電流プロック層材料の付着を抑制する ことができ、電流プロック層成長後にSiN膜をエッチ ング除去する際に、付着した電流ブロック層材料直下の SiN膜が残ることを防止できる。このため、SiN膜 除去後に上記光導波路上に成長させるコンタクト層の成 長不良を抑制でき、これによる光出力の低下を防止する ことができる。また、上記のように電流ブロック層の選 択成長マスクであるSiN膜の膜厚が50nm以下と薄 いため、電流プロック層選択成長時の熱履歴によって選 択成長マスクと光導波路の上部を構成する半導体層との 間に発生するせん断応力等の応力が緩和され、この応力 に起因する転位による活性層内のダークラインの発生が 抑制され、これによる光出力の低下を防止することがで きる。

【0023】この発明(請求項8)に係る半導体発光装 置の製造方法では、上記の半導体発光装置の製造方法 (請求項6または7)において、上記電流プロック層 が、GaAsからなるものであり、かつ上記のように電 流ブロック層の選択成長マスクがSiO2 及びSiON と異なり、酸素を含まないSiNからなるものであるた め、このSiN膜表面における電流ブロック層材料であ るGaAsの付着を抑制することができ、電流ブロック 層成長後にSiN膜を除去する際に、付着したGaAs 直下のSiN膜が残ることを防止できる。このため、S iN膜除去後に上記光導波路上に成長させるコンタクト 層の成長不良、または導波路上に直接形成される電極と 導波路との接触不良を抑制でき、これによる光出力の低 下を防止することができる。また、上記のように電流ブ ロック層の選択成長マスクであるSiN膜の膜厚が50 nm以下と薄いため、電流ブロック層選択成長時の熱履 歴によって選択成長マスクと光導波路の上部を構成する 半導体層との間に発生するせん断応力等の応力が緩和さ れ、この応力に起因する転位による活性層内のダークラ インの発生が抑制され、これによる光出力の低下を防止 することができる。

【0024】この発明(請求項9)に係る半導体発光装置の製造方法では、上記の半導体発光装置の製造方法 (請求項6ないし8のいずれか)において、上記第1の 温度が、500℃以上であり、かつ上記のように電流プロック層の選択成長マスクがSiO2及びSiONと異なり、酸素を含有しないSiNからなるものであるため、上記のようにSiN膜除去後に上記光導波路上に成長させるコンタクト層の成長不良、または導波路上に直

接形成される電極と導波路との接触不良を抑制でき、こ れによる光出力の低下を防止することができる。また、 電流プロック層の選択成長マスクであるSiN膜の膜厚 が50nm以下と薄いだけでなく、その成膜温度すなわ ち上記第1の温度が500℃以上と光導波路を構成する 半導体層の原子の再配置が起きる温度であるため、電流 プロック層選択成長時に室温から一般的な電流ブロック 層の成長温度600~700℃まで昇温しても、光導波 路の上部を構成する半導体層は、既にこのような髙温で 選択成長マスクとの間で応力を生じないような上記の原 子の再配置がなされているため、この選択成長において 選択成長マスクと光導波路の上部を構成する半導体層と の間に発生するせん断応力等の応力が緩和される。この ため、この応力に起因する転位が光導波路を構成する半 導体層に導入されるのを防止することができる。従っ て、この転位による活性層内のダークラインの発生が抑 制され、これによる光出力の低下を防止することができ

【0025】この発明(請求項10)に係る半導体発光 装置の製造方法では、上記の半導体発光装置の製造方法 (請求項6ないし8のいずれか)において、上記第1の 温度と上記第2の温度との温度差の絶対値が100℃以 下であり、かつ上記のように電流ブロック層の選択成長 マスクがSiO2及びSiONと異なり、酸素を含有し ないSiNからなるものであるため、上記のようにSi N膜除去後に上記光導波路上に成長させるコンタクト層 の成長不良、または導波路上に直接形成される電極と導 波路との接触不良を抑制でき、これによる光出力の低下 を防止することができる。また、電流ブロック層の選択 成長マスクであるSiN膜の膜厚が50nm以下と薄い だけでなく、その成膜温度すなわち上記第1の温度と、 電流プロック層の成長温度すなわち上記第2の温度が同 程度であるため、光導波路上部の半導体層は選択成長マ スク成膜時に電流プロック層選択成長時に近い熱履歴を 受けることとなる。このため、電流ブロック層選択成長 時に選択成長マスクと光導波路の上部を構成する半導体 層との間に発生するせん断応力等の応力が緩和され、こ の応力に起因する転位が光導波路を構成する半導体層に 導入されるのを防止することができる。従って、この転 位による活性層内のダークラインの発生が抑制され、こ れによる光出力の低下を防止することができる。

[0026]

【実施例】

を順に成長温度700℃程度でエピタキシャル成長させ た後、p型GaAsキャップ層5表面にCVD法を用い. て厚さ50nm以下のSiON膜を成膜し、この膜をス トライプ状の領域にのみ残すように、この領域以外の領 域のSiON膜をエッチジグして、除去する。次に、こ の残されだSiON膜10をマスクとして、上記p型GaAsキャップ層5及びp型AlGaAs上クラッ下層 4の一部を酒石酸系のエッチング液等を用いてエッチン グ除去して、図1(b) に示すような、SiON膜10の 下の光導波路となる部分を残す。さらに、図1(c) に示 すように、エッチングされた部分を埋め込むように、M OCVD法を用いてn型GaAs電流ブロック層6をS iON膜10をマスクとして選択成長させる。この際の 成長温度は600~700℃である。次に、図1(d) に 示すように、フッ酸系のエッチング液等を用いてSiO N膜10を除去した後、全面にp型GaAsコンタクト 層7を成長させ、さらに、n型GaAs基板1の裏面に n型層側電極101、p型GaAsコンタクト層7の表 面にp型層側電極102を形成する。このようにして作 製された半導体レーザ装置の上記両電極間に順方向バイ アス電圧を印加して、これにより流れる電流をレーザの しきい電流以上となるようにするとレーザ発振が起き

【0027】本実施例1においては、電流プロック層の 選択成長マスクが従来のSiO2 より酸素の含有比率の 低いSiONからなるため、n型GaAs電流ブロック 層の選択成長において、このSiON膜表面におけるG aAsの付着を抑制することができ、電流ブロック層成 長後にSiON膜を除去する際に、付着したGaAs直 下のSiON膜が残ることを防止できる。このため、S iON膜除去後に上記p型GaAsキャップ層上に成長 させるp型GaAsコンタクト層の成長不良を抑制で き、これによる光出力の低下を防止することができる。 【0028】また、本実施例1においては、電流ブロッ ク層の選択成長マスクであるSiON膜の膜厚が50n m以下と薄いため、電流プロック層選択成長時の熱履歴 によって選択成長マスクとp型GaAsキャップ層との 間に発生するせん断応力等の応力が緩和され、この応力 に起因する転位が光導波路を構成する半導体層に導入さ れるのを防止することができる。従って、この転位によ る活性層内のダークラインの発生が抑制され、これによ る光出力の低下を防止することができる。

【0029】実施例2. この発明の第2の実施例について説明する。図2は本実施例の半導体発光装置の製造方法を示す断面図である。まず、図2(a) に示すように、n型GaAs基板1の表面上の全面に、MOCVD法等を用いてn型 $A1_{0.4}$   $Ga_{0.6}$  As下クラッド層2,  $A1_{0.1}$   $Ga_{0.9}$  As活性層3, p型 $A1_{0.4}$   $Ga_{0.6}$  As上クラッド層4, p型GaAsキャップ層5を順に成長温度700 C程度でエピタキシャル成長させた後、p

型GaAsキャップ層5表面にCVD注等を用いて厚さ 50nm以下のSiON膜を成膜温度500℃以上で成 膜し、この膜をストライプ状の領域にのみ残すように、 この領域以外の領域のSiON膜をエッチングして、除 去する。次に、この残されたSiON膜20をマスグと して、上記p型GaAsキャップ層5及びp型AlGa-デー As上クラッド層4の一部を酒石酸系のエッチング液等 を用いてエッチング除去して、図2(b) に示すような、 SiON膜20の下の光導波路となる部分を残す。さら に、図2(c) に示すように、エッチングされた部分を埋 め込むように、MOCVD法を用いてn型GaAs電流 プロック層6をSiON膜20をマスクとして選択成長 させる。この際の成長温度は600~700℃である。 次に、フッ酸系のエッチング液等を用いてSiON膜2 0を除去した後、図2(d) に示すように、全面にp型G aAsコンタクト層7を成長させ、さらに、n型GaA s基板1の裏面にn型層側電極101、p型GaAsコ ンタクト層7の表面にp型層側電極102を形成する。 以上述べた本実施例2の半導体発光装置の製造方法で上 記実施例1と異なっているのは、電流ブロック層の選択 成長マスクであるSiON膜の成膜温度を500℃以上 としている点である。

【0030】本実施例2においては、電流ブロック層の選択成長マスクが従来のSiO2より酸素の含有比率の低いSiONからなるため、実施例1で述べたようにSiON膜除去後に上記光導波路上に成長させるp型GaAsコンタクト層の成長不良を抑制でき、これによる光出力の低下を防止することができる。

【0031】また、本実施例2においては、電流ブロック層の選択成長マスクであるSiON膜の膜厚が50nm以下と薄いだけでなく、その成膜温度が500℃以上と光導波路を構成する半導体層の原子の再配置が起きる温度であるため、電流ブロック層選択成長時に室温が起度600~700℃まで昇温温であるため、中型GaAsキャップ層は、既にこのような上記の原子の再配置がなされているため、この選択成長マスクとの間で応力を生じないような上記の原子の再配置がなされているため、この選択成長マスクと中型GaAsキャップ層との間に発生するせん断応力等の応力が緩和される。このため、この応力に起因する転位が光導波路を構成する半導体層に導入されるのを防止することができる。従って、この転位による活性層内のダークラインの発生が抑制され、これによる光出力の低下を防止することができる。

【0032】実施例3.この発明の第3の実施例について説明する。図3は本実施例の半導体発光装置の製造方法を示す断面図である。まず、図3(a)に示すように、n型GaAs基板1の表面上の全面に、MOCVD法等を用いてn型A10.4Ga0.6As7D2As7D2As8D2As

長温度700℃程度でエピタキシャル成長させる。この 後、p型GaAsキャップ層5表面にCVD法等を用い て厚さ50nm以下のSiON膜を成膜する。この際、 成膜温度は後述の電流プロック層の成長温度±100℃ の範囲の温度とする。さらに、このSiON膜をストラ イブ状の領域にのみ残すように、この領域以外の領域の SiON膜をエッチングして、除去する。次に、この残 されたSiON膜30をマスクとして、上記p型GaA sキャップ層5及びp型AlGaAs上クラッド層4の 一部を酒石酸系のエッチング液等を用いてエッチング除 去して、図3(b) に示すような、SiON膜30の下の 光導波路となる部分を残す。さらに、図3(c) に示すよ うに、エッチングされた部分を埋め込むように、MOC VD法を用いてn型GaAs電流プロック層6をSiO N膜30をマスクとして選択成長させる。この際の成長\_ 温度は600~700℃である。次に、フッ酸系のエッ チング液等を用いてSION膜30を除去した後、図3 (d) に示すように、全面にp型GaAsコンタクト層7 を成長させ、さらに、n型GaAs基板1の裏面にn型 層側電極101、p型GaAsコンタクト層7の表面に p型層側電極102を形成する。以上述べた本実施例3 の半導体発光装置の製造方法で上記実施例1と異なって いるのは、電流ブロック層の選択成長マスクであるSi ON膜の成膜温度を電流プロック層の成長温度±100 ℃の範囲の温度としている点である。

【0033】本実施例3においては、電流ブロック層の選択成長マスクが従来のSiO2より酸素の含有比率の低いSiONからなるため、実施例1で述べたようにSiON膜除去後にp型GaAsキャップ層上に成長させるp型GaAsコンタクト層の成長不良を抑制でき、これによる光出力の低下を防止することができる。

【0034】また、本実施例3においては、電流ブロック層の選択成長マスクであるSiON膜の膜厚が50nm以下と薄いだけでなく、その成膜温度と電流ブロック層の成長温度の差が100℃以下であるため、p型GaAsキャップ層は選択成長マスク成膜時に電流ブロック層選択成長時に近い熱履歴を受けることとなる。このため、電流ブロック層選択成長時に選択成長マスクとp型GaAsキャップ層との間に発生するせん断応力等の応力が緩和され、この応力に起因する転位が光導波路を構成する半導体層に導入されるのを防止することができる。従って、この転位による活性層内のダークラインの発生が抑制され、これによる光出力の低下を防止することができる。

【0035】実施例4.この発明の第4の実施例について説明する。図4は本実施例の半導体発光装置の製造方法を示す断面図である。まず、図4(a) に示すように、n型GaAs基板1の表面上の全面に、有機金属気相成長(<math>MOCVD) 法等を用いて $n型Al_{0.4}Ga_{0.6}A$ s下クラッド層2,  $Al_{0.1}Ga_{0.9}As活性層3, <math>p$ 型

Alog Gaos As上クラッド層4, p型GaAsキ ャップ層5を順に成長温度700℃程度でエピタキシャ ル成長させた後、p型GaAsキャップ層5表面にCV D法を用いて厚さ50nm以下のSiN膜を成膜し、こ での膜をストライプ状の領域にのみ残すように、この領域 以外の領域のSiN膜をエッチングして、除去する。次 に、この残されたSiN膜40をマスクとして、上記p 型GaAsキャップ層5及びp型AlGaAs上クラッ ド層4の一部を酒石酸系のエッチング液等を用いてエッ チング除去して、図4(b) に示すような、SiN膜40 の下の光導波路となる部分を残す。さらに、図4(c) に 示すように、エッチングされた部分を埋め込むように、 MOCVD法を用いてn型GaAs電流ブロック層6を SiN膜40をマスクとして選択成長させる。この際の 成長温度は600~700℃である。次に、フッ酸系の エッチング液等を用いてSiN膜40を除去した後、図 4(d) に示すように、全面にp型GaAsコンタクト層 7を成長させ、さらに、n型GaAs基板1の裏面にn 型層側電極101、p型GaAsコンタクト層7の表面 にp型層側電極102を形成する。

【0036】本実施例4においては、電流ブロック層の選択成長マスクが従来のSiO2及び実施例1~3のSiONと異なり、酸素を全く含有しないSiNからなるため、n型GaAs電流ブロック層の選択成長において、このSiN膜表面におけるGaAsの付着を従来のSiO2膜を用いた場合及び実施例1~3のようにSiON膜を用いた場合よりさらに抑制することができ、電流ブロック層成長後にSiN膜を除去する際に、付着したGaAs直下のSiN膜が残ることを防止できる。このため、SiN膜除去後に上記p型GaAsキャップ層上に成長させるp型GaAsコンタクト層の成長不良を抑制でき、これによる光出力の低下を防止することができる。

【0037】また、本実施例4においては、電流ブロック層の選択成長マスクであるSiN膜の膜厚が50nm以下と薄いため、電流ブロック層選択成長時の熱履歴によって選択成長マスクとp型GaAsキャップ層との間に発生するせん断応力等の応力が緩和され、この応力に起因する転位が光導波路を構成する半導体層に導入されるのを防止することができる。従って、この転位による活性層内のダークラインの発生が抑制され、これによる光出力の低下を防止することができる。

【0038】 実施例 5. この発明の第 5 の実施例について説明する。図 5 は本実施例の半導体発光装置の製造方法を示す断面図である。まず、図 5 (a) に示すように、 $n型GaAs基板1の表面上の全面に、MOCVD法等を用いて<math>n型A1_{0.4}$   $Ga_{0.6}$  Asrpj Polymorphi Asigma 10.1 Polymorphi Asigma Asigma

型GaAsキャップ層5表面にCVD法等を用いて厚さ 50nm以下のSiN膜を成膜温度500℃以上で成膜 し、この膜をストライプ状の領域にのみ残すように、こ-の領域以外の領域のSiN膜をエッチングして、除去す。 る。次に、この残されたSiN膜50をマスクとして、 ----上記p型GaAsキャップ層5及びp型AlGaAs上 クラッド層4の一部を酒石酸系のエッチング液等を用い てエッチング除去して、図5(b)に示すような、SiN 膜50の下の光導波路となる部分を残す。さらに、図5 (c) に示すように、エッチングされた部分を埋め込むよ うに、MOCVD法を用いてn型GaAs電流プロック 層6をSiN膜50をマスクとして選択成長させる。こ の際の成長温度は600~700℃である。次に、図5 (d) に示すように、フッ酸系のエッチング液等を用いて SiN膜50を除去した後、全面にp型GaAsコンタ クト層7を成長させ、さらに、n型GaAs基板1の裏 面にn型層側電極101、p型GaAsコンタクト層7 の表面に p型層側電極 102を形成する。本実施例 5の 半導体発光装置の製造方法で上記実施例4と異なってい るのは、電流プロック層の選択成長マスクであるSiN 膜の成膜温度を500℃以上としている点である。

【0039】本実施例5においては、電流ブロック層の選択成長マスクが、従来のSiO2及び実施例 $1\sim3$ のSiONと異なり、酸素を全く含有しないSiNからなるため、実施例4で述べたようにSiN膜除去後に上記光導波路上に成長させるp型GaAsコンタクト層の成長不良を抑制でき、これによる光出力の低下を防止することができる。

【0040】また、本実施例5においては、電流ブロック層の選択成長マスクであるSiN膜の膜厚が50nm以下と薄いたけでなく、その成膜温度が500℃以上と光導波路を構成する半導体層の原子の再配置が起きる場度であるため、電流ブロック層選択成長時に室温かり層選択成長時に室温かり層であるため、電流ブロック層は、既にこのようなして、選択成長マスクとの間で応力を生じないような上記で選択成長マスクとの間で応力を生じないような上記のほ子の再配置がなされているため、この選択成長マスクとp型GaAsキャップ層との間に発生するせん断応力等の応力が緩和される。このため、この応力に起因する転位が光導波路を構成する半導体層に対されるのを防止することができる。従って、この転位による光出力の低下を防止することができる。

【0041】実施例6.この発明の第6の実施例について説明する。図6は本実施例の半導体発光装置の製造方法を示す断面図である。まず、図6(a)に示すように、n型GaAs基板1の表面上の全面に、MOCVD法等を用いてn型 $A1_{0.4}$   $Ga_{0.6}$  As 下クラッド層2 ,  $A1_{0.1}$   $Ga_{0.9}$  As 活性層3 , p型 $A1_{0.4}$   $Ga_{0.6}$  A s 上クラッド層4 , p型GaAs 5 を順に成

長温度700℃程度でエピタキシャル成長させる。この 後、p型GaAsキャップ層5表面にCVD法等を用い て厚さ50nm以下のSiN膜60を成膜する。この 際、成膜温度は後述の電流プロック層の成長温度±10 0℃の範囲の温度とする。さらに、このSiN膜をス下 ライブ状の領域にのみ残すように、この領域以外の領域を のSiN膜をエッチングして、除去する。次に、この残 されたSiN膜60をマスクとして、上記p型GaAs キャップ層5及びp型AlGaAs上クラッド層4の一 部を酒石酸系のエッチング液等を用いてエッチング除去 して、図6(b) に示すような、SiN膜60の下の光導 波路となる部分を残す。さらに、図6(c) に示すよう に、エッチングされた部分を埋め込むように、MOCV D法を用いてn型GaAs電流プロック層6をSiN膜 60をマスクとして選択成長させる。この際の成長温度 は600~700℃である。次に、フッ酸系のエッチン グ液等を用いてSiN膜60を除去した後、図6(d) に 示すように、全面にp型GaAsコンタクト層7を成長 させ、さらに、n型GaAs基板1の裏面にn型層側電 極101、p型GaAsコンタクト層7の表面にp型層 側電極102を形成する。以上述べた本実施例6の半導 体発光装置の製造方法で上記実施例4と異なっているの は、電流プロック層の選択成長マスクであるSiN膜の 成膜温度を電流プロック層の成長温度±100℃の範囲 の温度としている点である。

【0042】本実施例6においては、電流ブロック層の選択成長マスクが、従来のSiO2及び実施例1~3のSiONと異なり、酸素を全く含有しないSiNからなるため、実施例4で述べたようにSiN膜除去後にp型GaAsキャップ層上に成長させるp型GaAsコンタクト層の成長不良を抑制でき、これによる光出力の低下を防止することができる。

【0043】また、本実施例6においては、電流ブロック層の選択成長マスクであるSiN膜の膜厚が50nm以下と薄いだけでなく、その成膜温度と電流ブロック層の成長温度の差が100℃以下であるため、p型GaAsキャップ層は選択成長マスク成膜時に電流ブロック層選択成長時に近い熱履歴を受けることとなる。このため、電流ブロック層選択成長時に選択成長マスクとp型GaAsキャップ層との間に発生するせん断応力等の応力が緩和され、この応力に起因する転位が光導波路を構成する半導体層に導入されるのを防止することができる。従って、この転位による活性層内のダークラインの発生が抑制され、これによる光出力の低下を防止することができる。

#### [0044]

(F.)

【発明の効果】以上のようにこの発明(請求項1)に係る半導体発光装置の製造方法によれば、半導体層表面のストライプ状の領域に厚さ50nm以下のSiON膜をその成膜温度を第1の温度として形成する工程と、上記

SiON膜をマスクとして上記半導体層を所定の深さま でエッチングして、上記SiON膜の下に残された上記 半導体層からなる光導波路を形成する工程と、上記エッ チングにより除去された上記半導体層の部分に、上記S iON膜をマスクとして、電流ブロック層となる第2の 半導体層を成長温度を第2の温度として選択成長させる 工程とを含み、電流プロック層の選択成長マスクが従来 のSiO2 より酸素の含有比率の低いSiONからなる ものであるため、このSiON膜表面における電流プロ ック層材料の付着を抑制することができる。このため、 SiON膜除去後に上記光導波路上に成長させるコンタ クト層の成長不良、または導波路上に直接形成される電 極と導波路との接触不良を抑制でき、これによる光出力 の低下を防止することができる。また、電流プロック層 の選択成長マスクであるSiON膜の膜厚が50nm以 下と薄いため、電流ブロック層選択成長時の熱履歴によ って選択成長マスクと光導波路の上部を構成する半導体 層との間に発生するせん断応力等の応力が緩和され、こ の応力に起因する転位による活性層内のダークラインの 発生が抑制され、これによる光出力の低下を防止するこ とができる。

【0045】また、この発明(請求項2)に係る半導体 発光装置の製造方法によれば、上記の半導体発光装置の 製造方法 (請求項1) において、上記電流ブロック層を 選択成長させる工程の後、上記SiON膜をエッチング 除去し、さらに上記光導波路上及び上記電流ブロック層 上の全面にコンタクト層を成長させる工程を含み、電流 プロック層の選択成長マスクが従来のSiO2 より酸素 の含有比率の低いSiONからなるものであるため、上 記のようにSiON膜除去後に上記光導波路上に成長さ せるコンタクト層の成長不良を抑制でき、これによる光 出力の低下を防止することができる。また、上記のよう に電流ブロック層の選択成長マスクであるSiON膜の 膜厚が50nm以下と薄いため、電流プロック層選択成 長時の熱履歴によって選択成長マスクと光導波路の上部 を構成する半導体層との間に発生するせん断応力等の応 力が緩和され、この応力に起因する転位による活性層内 のダークラインの発生が抑制され、これによる光出力の 低下を防止することができる。

【0046】また、この発明(請求項3)に係る半導体発光装置の製造方法によれば、上記の半導体発光装置の製造方法(請求項1または2)において、上記電流プロック層が、GaAsからなるものであり、かつ上記のように電流プロック層の選択成長マスクが従来のSiO2より酸素の含有比率の低いSiONからなるものであるため、このSiON膜表面における電流プロック層材料であるGaAsの付着を抑制することができる。このため、上記のようにSiON膜除去後に上記光導波路上に成長させるコンタクト層の成長不良、または導波路上に直接形成される電極と導波路との接触不良を抑制でき、

これによる光出力の低下を防止することができる。また、上記のように電流ブロック層の選択成長マスクであるSiON膜の膜厚が50nm以下と薄いため、電流ブロック層選択成長時の熱履歴によって選択成長マスクと光導波路の上部を構成する半導体層との間に発生するせん断応力等の応力が緩和され、この応力に起因する転位による活性層内のダークラインの発生が抑制され、これによる光出力の低下を防止することができる。

...

(4%)

【0047】また、この発明(請求項4)に係る半導体 発光装置の製造方法によれば、上記の半導体発光装置の 製造方法(請求項1ないし3のいずれか)において、上 記第1の温度が、500℃以上であり、かつ上記のよう に電流ブロック層の選択成長マスクがSiO2 より酸素 の含有比率の低いSiONからなるものであるため、上 記のようにSiON膜除去後に上記光導波路上に成長さ せるコンタクト層の成長不良、または導波路上に直接形 成される電極と導波路との接触不良を抑制でき、これに よる光出力の低下を防止することができる。また、電流 プロック層の選択成長マスクであるSiON膜の膜厚が 50nm以下と薄いだけでなく、その成膜温度すなわち 上記第1の温度が500℃以上と光導波路を構成する半 導体層の原子の再配置が起きる温度であるため、電流ブ ロック層選択成長時に選択成長マスクと光導波路の上部 を構成する半導体層との間に発生するせん断応力等の応 力が緩和される。このため、この応力に起因する転位に よる活性層内のダークラインの発生が抑制され、これに よる光出力の低下を防止することができる。

【0048】また、この発明(請求項5)に係る半導体 発光装置の製造方法によれば、上記の半導体発光装置の 製造方法 (請求項1ないし3のいずれか) において、上 記第1の温度と上記第2の温度との温度差の絶対値が1 00℃以下であり、かつ上記のように電流プロック層の 選択成長マスクがSiO2 より酸素の含有比率の低いS iONからなるものであるため、上記のようにSiON 膜除去後に上記光導波路上に成長させるコンタクト層の 成長不良、または導波路上に直接形成される電極と導波 路との接触不良を抑制でき、これによる光出力の低下を 防止することができる。また、電流ブロック層の選択成 長マスクであるSiON膜の膜厚が50nm以下と薄い だけでなく、その成膜温度すなわち上記第1の温度と、 電流ブロック層の成長温度すなわち上記第2の温度が同 程度であるため、電流ブロック層選択成長時に選択成長 マスクと光導波路の上部を構成する半導体層との間に発 生するせん断応力等の応力が緩和されて、この応力に起 因する転位による活性層内のダークラインの発生が抑制 され、これによる光出力の低下を防止することができ

【0049】また、この発明(請求項6)に係る半導体 発光装置の製造方法によれば、半導体層表面のストライ プ状の領域に厚さ50nm以下のSiN膜をその成膜温

度を第1の温度として形成する工程と、上記SiN膜を マスクとして上記半導体層を所定の深さまでエッチング して、上記SiN膜の下に残された上記半導体層からな る光導波路を形成する工程と、上記エッチングにより除... 去された上記半導体層の部分に、上記SiN膜をマスグ **『『として、電流プロック層となる第2の半導体層を成長温』** 度を第2の温度として選択成長させる工程とを含み、電 流ブロック層の選択成長マスクがSiO2 及びSiON と異なり、酸素を含有しないSiNからなるものである ため、従来の製造方法及び上記の製造方法 (請求項1~ 5) を用いた場合より、このSiN膜表面における電流 ブロック層材料の付着を抑制することができる。このた め、SiN膜除去後に上記光導波路上に成長させるコン タクト層の成長不良、または導波路上に直接形成される 電極と導波路との接触不良を抑制でき、これによる光出 力の低下を防止することができる。また、電流ブロック 層の選択成長マスクであるSiN膜の膜厚が50nm以 下と薄いため、電流プロック層選択成長時の熱履歴によ って選択成長マスクと光導波路の上部を構成する半導体 層との間に発生するせん断応力等の応力が緩和され、こ の応力に起因する転位による活性層内のダークラインの 発生が抑制され、これによる光出力の低下を防止するこ とができる。

【0050】また、この発明(請求項7)に係る半導体 発光装置の製造方法によれば、上記の半導体発光装置の 製造方法(請求項6)において、上記電流プロック層を 選択成長させる工程の後、上記SiN膜をエッチング除 去し、さらに上記光導波路上及び上記電流ブロック層上 の全面にコンタクト層を成長させる工程を含み、かつ上 記のように電流ブロック層の選択成長マスクがSiO2 及びSiONと異なり、酸素を含まないSiNからなる ものであるため、上記のようにSiN膜除去後に上記光 導波路上に成長させるコンタクト層の成長不良を抑制で き、これによる光出力の低下を防止することができる。 また、上記のように電流ブロック層の選択成長マスクで あるSiN膜の膜厚が50nm以下と薄いため、電流ブ ロック層選択成長時の熱履歴によって選択成長マスクと 光導波路の上部を構成する半導体層との間に発生するせ ん断応力等の応力が緩和され、この応力に起因する転位 による活性層内のダークラインの発生が抑制され、これ による光出力の低下を防止することができる。

【0051】また、この発明(請求項8)に係る半導体発光装置の製造方法によれば、上記の半導体発光装置の製造方法(請求項6または7)において、上記電流プロック層が、GaAsからなるものであり、かつ上記のように電流プロック層の選択成長マスクがSiO2及びSiONと異なり、酸素を含まないSiNからなるものであるため、このSiN膜表面における電流プロック層材料であるGaAsの付着を抑制することができる。このため、SiN膜除去後に上記光導波路上に成長させるコ

ンタクト層の成長不良、または導波路上に直接形成される電極と導波路との接触不良を抑制でき、これによる光出力の低下を防止することができる。また、上記のように電流ブロック層の選択成長マスクであるSiN膜の膜厚が50nm以下と薄いため、電流ブロック層選択成長時の熱履歴によって選択成長マスクと光導波路の上部を構成する半導体層との間に発生するせん断応力等の応力が緩和され、この応力に起因する転位による活性層内のダークラインの発生が抑制され、これによる光出力の低下を防止することができる。

【0052】この発明(請求項9)に係る半導体発光装 置の製造方法によれば、上記の半導体発光装置の製造方 法(請求項6ないし8のいずれか)において、上記第1 の温度が、500℃以上であり、かつ上記のように電流 プロック層の選択成長マスクがSiO2及びSiONと 異なり、酸素を含有しないSiNからなるものであるた。 め、上記のようにSiN膜除去後に上記光導波路上に成 長させるコンタクト層の成長不良、または導波路上に直 接形成される電極と導波路との接触不良を抑制でき、こ れによる光出力の低下を防止することができる。また、 電流プロック層の選択成長マスクであるSiN膜の膜厚 が50nm以下と薄いだけでなく、その成膜温度すなわ ち上記第1の温度が500℃以上と光導波路を構成する 半導体層の原子の再配置が起きる温度であるため、電流 ブロック層の選択成長において選択成長マスクと光導波 路の上部を構成する半導体層との間に発生するせん断応 力等の応力が緩和される。このため、この応力に起因す る転位による活性層内のダークラインの発生が抑制さ れ、これによる光出力の低下を防止することができる。 【0053】また、この発明(請求項10)に係る半導 体発光装置の製造方法によれば、上記の半導体発光装置 の製造方法 (請求項6ないし8のいずれか) において、 上記第1の温度と上記第2の温度との温度差の絶対値が 100℃以下であり、かつ上記のように電流ブロック層 の選択成長マスクがSiO2 及びSiONと異なり、酸 素を含有しないSiNからなるものであるため、上記の ようにSiN膜除去後に上記光導波路上に成長させるコ ンタクト層の成長不良、または導波路上に直接形成され る電極と導波路との接触不良を抑制でき、これによる光


出力の低下を防止することができる。また、電流プロック層の選択成長マスクであるSiN膜の膜厚が50nm以下と薄いだけでなく、その成膜温度すなわち上記第1の温度と、電流プロック層の成長温度すなわち上記第2の温度が同程度であるため、電流プロック層選択成長時に選択成長マスクと光導波路の上部を構成する半導体層との間に発生するせん断応力等の応力が緩和されて、この応力に起因する転位による活性層内のダークラインの発生が抑制され、これによる光出力の低下を防止することができる。


#### 【図面の簡単な説明】


- 【図1】 この発明の第の実施例1による半導体発光装置の製造方法を示す断面図である。
- 【図2】 この発明の第の実施例2による半導体発光装置の製造方法を示す断面図である。
- 【図3】 この発明の第の実施例3による半導体発光装置の製造方法を示す断面図である。
- 【図4】 この発明の第の実施例4による半導体発光装置の製造方法を示す断面図である。
- 【図5】 この発明の第の実施例5による半導体発光装置の製造方法を示す断面図である。
- 【図6】 この発明の第の実施例6による半導体発光装置の製造方法を示す断面図である。
- 【図7】 従来の半導体発光装置の製造方法を示す断面 図である。

#### 【符号の説明】

1 n型GaAs基板, 2 n型Al<sub>0.4</sub> Ga<sub>0.6</sub> As 下クラッド層, 3 Al<sub>0.1</sub> Ga<sub>0.9</sub> As活性層, 4 p型Al<sub>0.4</sub> Ga<sub>0.6</sub> As上クラッド層, 5 p型GaAsキャップ層, 6 n型GaAs電流ブロック層, 7 p型GaAsコンタクト層, 10 SiON膜, 20 温度500℃以上で成膜したSiON膜, 30 電流ブロック層選択成長温度±100℃の範囲の温度で成膜したSiON膜, 40 SiN膜, 50 温度500℃以上で成膜したSiN膜, 60電流ブロック層選択成長温度±100℃の範囲の温度で成膜したSiN膜, 70SiO2 膜, 101 n型層側電極, 102 p型層側電極。







70:SiO2展